◻ MIPS RAM使用方法







- 后续PPT为MIPS RAM的设计

□ MIPS RAM设计

实验目的：

理解主存地址基本概念，理解存储器扩展基本思想，并能利用相关原理构建能同时支持字节、半字、字访问的存储器。

需要使用器件：多路选择器，译码器，双端口存储器...



□ MIPS RAM设计

实验内容：利用4个4K*8位的 RAM 组件进行扩展，设计完成能按照8位、16位、32位进行读写访问的32位存储器，存储器引脚定义如下



信号	输入/输出	位宽	功能描述
Addr	输入	12	字节地址输入（字访问时忽略最低两位，半字访问时忽略最低位，倒数第二位片选，字节访问时，低两位进行片选）
Din	输入	32	写入数据 （不同访问模式有效数据均存放在最低位，高位忽略 ）
Mode	输入	2	访问模式控制位（00 表示字访问，01 表示 1 字节访问，10 表示 2 字节访问）
WE	输入	1	写使能，1 表示写入，0 表示读出
Dout	输出	32	读出数据 （不同访问模式有效数据均存放在最低位，高位补零）；

假定4个4K*8的0单元依次存放11223344

地址： 0000 0000 0000 little endian

输出	模式	含义	3#	2#	1#	0#
11223344	00	字读	11	22	33	44
00000044	01	字节读				44
00003344	10	半字读			33	44

读数据

地址： 0000 0000 0001

输出	模式	含义	3#	2#	1#	0#
11223344	00	字读	11	22	33	44
00000033	01	字节读			33	
00003344	10	半字读			33	44

假定4个4K*8的0单元依次存放11223344

地址： 0000 0000 0010 little endian

输出	模式	含义	3#	2#	1#	0#
11223344	00	字读	11	22	33	44
00000022	01	字节读		22		
00001122	10	半字读	11	22		

读数据

地址： 0000 0000 0011

输出	模式	含义	3#	2#	1#	0#
11223344	00	字读	11	22	33	44
00000011	01	字节读	11			
00001122	10	半字读	11	22		

写数据0x11223344

little endian

地址： 0000 0000 0000

输入数据	模式	含义	3#	2#	1#	0#
11223344H	00	字写	11	22	33	44
	01	字节写				44
	10	半字写			33	44

地址： 0000 0000 0001

输入数据	模式	含义	3#	2#	1#	0#
11223344H	00	字写	11	22	33	44
	01	字节写			44	
	10	半字写			33	44

写数据0x11223344

little endian

地址： 0000 0000 0010

输入数据	模式	含义	3#	2#	1#	0#
11223344H	00	字写	11	22	33	44
	01	字节写		44		
	10	半字写	33	44		

地址： 0000 0000 0011

输入数据	模式	含义	3#	2#	1#	0#
11223344H	00	字写	11	22	33	44
	01	字节写	44			
	10	半字写	33	44		

设计思路：

将4个4K*8的存储器进行扩展，A13..A2片内地址(字地址)，A1A0字节地址，A1半字地址

读：利用字地址同时选通4个芯片，读出$D_3D_2D_1D_0$，然后根据读模式和地址低位从读出数据$D_3D_2D_1D_0$中选择性输出到out引脚（字/半字/字节），空余部分补0

写：根据模式位和地址低位，将输入数据重新组织，生成各芯片的数据输入；然后根据模式和低位地址形成芯片选通信号

写存储器：设原始待写数据DIN= $D_3D_2D_1D_0$

mode	低2位	待写数据	实际写数据格式	实际选通芯片
00（字写）	**	$D_3D_2D_1D_0$	$D_3D_2D_1D_0$	3#2#1#0#
01（字节写）	00	$X_3X_2X_1D_0$	$D_0D_0D_0D_0$	0#
01（字节写）	01	$X_3X_2X_1D_0$	$D_0D_0D_0D_0$	1#
01（字节写）	10	$X_3X_2X_1D_0$	$D_0D_0D_0D_0$	2#
01（字节写）	11	$X_3X_2X_1D_0$	$D_0D_0D_0D_0$	3#
10（半字写）	1*	$X_3X_2D_1D_0$	$D_1D_0D_1D_0$	3#2#
10（半字写）	0*	$X_3X_2D_1D_0$	$D_1D_0D_1D_0$	1#0#

X:无用数据

当MODE=10: DIN32=>$D_1D_0D_1D_0$,由地址低1位选择CS

当MODE=10，且A1=1时，选通3#2#，进行写

MODE=10，且A1=0时，选通1#0#，进行写

MODE=01: DIN32=>$D_0D_0D_0D_0$,由地址低2位形成各芯片选信号CS


字写
半字写
字节写
Din
Din3
Din2
Din1
Din0
Di3
Di2
Di1
Di0
MUX
扩展器
半字选择
00000000
Mode

读存储器：设$D=D_3D_2D_1D_0$

读数据时，4个芯片同时选通，然后根据MODE和A1A0确定输出数据:

模式mode	低2位	内部读出	实际输出
00	**	D3D2D1D0	D3D2D1D0
01	00	D3D2D1D0	00 00 00 D0
01	01	D3D2D1D0	00 00 00 D1
01	10	D3D2D1D0	00 00 00 D2
01	11	D3D2D1D0	00 00 00 D3
10	1*	D3D2D1D0	00 00 D3 D2
10	0*	D3D2D1D0	00 00 D1 D0

当MODE=10: 存储器同时输出D3D2D1D0，
当A1=1时，将D3D2送出　　当A1=0时，将D1D0送出


字读
半字读
D0
D1
D2
D3
0-7
8-15
16-23
24-31
D1
D0
8-15
0-7
D3
D2
8-15
0-7
0
MUX
半字选择
0
16 32
扩展器
00003cxx
0
MUX
Dout
0 1
Mode
D0
D1
D2
D3
0
MUX
1 1
字节选择
0
8 32
扩展器
字节读





仔细分析：由4个1K*8位扩展成1K*32位/4K*8位/2K*16 位

□ MIPS RAM设计

实验电路文件：storage.circ